台积电、三星和英特尔同意加速向新光刻技术的过渡

• 台积电、三星和英特尔共同转向高数值孔径EUV设备
• 光掩模的尺寸将从150毫米增加到300毫米
• 扫描仪的通量将增加40%
• 三星将在2028年实施该技术，台积电将在2030年实施

半导体行业正准备进行大规模的生产流程升级。台湾公司台积电、韩国三星和美国英特尔达成协议，实施先进的光刻技术，这将显著加速新一代芯片的开发和生产。

这一合作的关键要素是转向高数值孔径EUV（高数值孔径极紫外光）设备，并增加光掩模的尺寸——用于在硅片上设计芯片的特殊模板。传统上，光掩模的尺寸为150毫米，但行业正准备将这一参数翻倍至300毫米。

这样的过渡长期以来被认为在经济上不合理，因为设备成本高且实施复杂。然而，所有主要制造商的协调行动将分担投资负担，使整个行业的现代化变得更加可行。提供光刻设备的ASML公司的代表指出，增大光掩模的尺寸将使扫描仪的通量提高40%，并简化芯片设计过程。

创新实施时间表

英特尔在High-NA EUV技术的应用中处于领先地位。该公司已经从样品转向在Panther Lake处理器的Intel 18A技术中选择性地使用这种设备。美国制造商在过去三年中也积极推动向大型光掩模的过渡。

三星计划在2028年开始使用高NA EUV设备进行内存生产。公司将在引入新光掩模时与行业合作伙伴进行互动，但未具体说明这一迁移的时间。

台积电，全球最大的芯片代工厂，采取了更为保守的策略。公司将在2030年开始使用高NA EUV设备，但最初将与传统的150毫米光掩模结合使用。计划在2031年启动用于生产更大光掩模（300毫米）的试生产线，而其在量产中的使用将于2033年才开始。

对行业的意义

荷兰公司ASML在2019年推出了低数值孔径的EUV设备，随后多年准备推出高数值孔径的系统。三家半导体行业巨头达成的共同协议，推动了整个芯片生产生态系统的发展。

这种现代化将使行业能够制造出更高效、更先进的芯片，以满足对人工智能、云计算和其他高科技应用日益增长的需求。主要制造商的协调方法应加速实现目标，并降低创新实施的整体成本。

来源：3DNews