TSMC e scienziati taiwanesi hanno creato un transistor 2-D su MoS₂ con un buffer atomico
- TSMC, insieme a scienziati taiwanesi, ha creato un transistor 2-D MoS₂.
- Il buffer atomico in Al₂O₃ consente di depositare HfO₂ senza difetti.
- Lo spessore equivalente del gate ha raggiunto ~1 nm con alta mobilità.
- La tecnologia è ancora dimostrativa, ma apre la strada alla scalabilità.
La riduzione delle dimensioni dei circuiti integrati in silicio si avvicina ai limiti fisici, e l'industria sta cercando sempre più attivamente materiali semiconduttori alternativi. I cristalli bidimensionali, come il MoS₂, attirano l'attenzione grazie al loro spessore di uno o due strati atomici (circa 0,7 nm) e alla potenziale migliore controllabilità del canale durante la forte scalabilità.
Tuttavia, l'implementazione pratica del MoS₂ si scontra con un serio ostacolo: l'impossibilità di formare un dielettrico di gate di qualità. Il metodo standard di deposizione atomica a strati (ALD) si adatta male a una superficie quasi chimicamente inerte del cristallo 2-D, mentre l'uso di materiali ad alta k, come l'HfO₂, porta alla dispersione degli elettroni e alla diminuzione della loro mobilità.
Nuovo approccio tecnologico
I ricercatori hanno risolto il problema creando uno strato tampone atomico tra il MoS₂ e il dielettrico di gate. In ultra-alto vuoto, è stato depositato alluminio di circa 0,3 nm sulla superficie del MoS₂ mediante evaporazione da fascio elettronico. Grazie alla natura di van der Waals del MoS₂, l'alluminio è cresciuto in orientazione Al(111), dopodiché è stato ossidato in modo controllato, ottenendo uno strato omogeneo di Al₂O₃.
Lo strato di Al₂O₃ ottenuto ha servito come piattaforma ideale per la successiva deposizione ALD di un dielettrico ad alta costante dielettrica: HfO₂. Il tampone ha contemporaneamente fornito una superficie liscia per la crescita dell'HfO₂ e ha isolato il canale MoS₂ da interazioni indesiderate con questo materiale.
Grazie ai transistor a canale corto, è stato possibile ridurre lo spessore equivalente del gate a circa 1 nm, senza compromettere la mobilità dei portatori. Questa combinazione ha portato a un'alta pendenza della transizione di corrente, che è un parametro chiave per elementi logici a risparmio energetico.
Il MoS₂ monostrato, essendo solo 0,7 nm più spesso, dimostra una migliore resistenza agli effetti a canale corto rispetto al silicio, rendendolo un candidato attraente per ulteriori riduzioni delle dimensioni dei nodi logici.
Attualmente, il lavoro rappresenta un principio tecnologico, piuttosto che un sostituto pronto per il CMOS in silicio. Tuttavia, conferma che la principale barriera dell'elettronica bidimensionale – la creazione di un gate ultrafine senza degradazione del canale atomico – può essere superata grazie a un'interfaccia di buffer atomica, che sta già diventando parte integrante dei futuri transistor.
Fonte: 3DNews
